단일 AI 서버 랙에 4,500개의 칩이 집적되는 시대, 파운드리의 선단 공정 수율은 더 이상 핵심 변수가 아니다. TSMC C.C. 웨이 회장의 “전체 공급망 병목” 발언은 단순한 엄살이 아니라, 전력 인프라부터 후공정 장비, 기초 소재에 이르는 글로벌 반도체 공급망의 물리적 한계가 임계점을 돌파했음을 알리는 사망 선고와 같다. 엔비디아의 GPU 설계가 아무리 뛰어나도, 이를 뒷받침할 물리적 인프라가 … 더 읽기
엔비디아 CEO 젠슨 황이 한국을 글로벌 인공지능 반도체 생태계의 핵심 축으로 지목하며, 고대역폭메모리(HBM) 공급망의 지정학적 가치가 재평가받고 있다. 젠슨 황이 제시한 성능, 품질, 신뢰성, 공급 능력이라는 4대 벤더 선정 기준은 단순한 수사적 표현이 아니다. 이는 폰 노이만 병목 현상(Von Neumann Bottleneck)을 극복하기 위한 물리적 한계 돌파의 요구 조건이자, 파운드리와 메모리의 경계가 붕괴되는 첨단 패키징 시대의 … 더 읽기
일본 아사히카세이(Asahi Kasei)가 차세대 PLP(Panel Level Packaging) 공정의 수율 한계를 돌파할 감광성 폴리이미드 필름을 전격 공개했다. 이는 단순한 신소재 개발이 아니라, 웨이퍼 기반에서 사각형 패널 기반으로 넘어가는 첨단 반도체 패키징 패러다임 전환의 핵심 병목을 해소하는 지정학적 무기다. 기존 액상 코팅 방식이 가진 물리적 한계를 필름 형태로 극복함으로써, 글로벌 파운드리 및 OSAT(Outsourced Semiconductor Assembly and Test) … 더 읽기
2nm 이하 초미세 공정의 수율을 결정짓는 물리적 임계점은 노광이 아닌 웨이퍼 클리닝(Wafer Cleaning)에서 발생하고 있다. 세계 1위 반도체 장비 기업 어플라이드 머티어리얼즈(Applied Materials, 이하 AMAT)가 세계 1위 웨이퍼 클리닝 장비 기업 스크린(SCREEN SPE)을 자사의 R&D 허브인 EPIC(Equipment and Process Innovation and Commercialization) 센터로 끌어들인 것은 단순한 기술 협력이 아니다. 이는 GAA(Gate-All-Around) 및 3D 구조로 진화하는 … 더 읽기
반도체 테스트칩 역량이 장비사 수주의 핵심 조건으로 부상했다. 2나노 이하 초미세 공정 시대, AMAT·삼성전자 등이 테스트칩 협업 구조를 본격화하고 있다.
